(12) SOLICITUD INTERNACIONAL PUBLICADA EN VIRTUD DEL TRATADO DE COOPERACIÓN EN MATERIA DE PATENTES (PCT)

(19) Organización Mundial de la Propiedad Intelectual

Oficina internacional





(43) Fecha de publicación internacional 3 de Mayo de 2007 (03.05.2007)

(10) Número de Publicación Internacional WO 2007/048859 A1

- (51) Clasificación Internacional de Patentes: G06F 1/04 (2006.01) G06F 1/32 (2006.01)
- (21) Número de la solicitud internacional:

PCT/ES2005/070152

- (22) Fecha de presentación internacional: 26 de Octubre de 2005 (26.10.2005)
- (25) Idioma de presentación:

español

(26) Idioma de publicación:

español


- (71) Solicitante (para todos los Estados designados salvo US): INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US).
- (72) Inventores; e
- (75) Inventores/Solicitantes (para US solamente): VERA, Xavier [ES/ES]; Gran Via Carles III, 87-89B, 2-2, E-08028 Barcelona (ES). ERGIN, Oguz [TR/ES]; Residencia Universitaria A103, Torre Girona Passeig dels Til lers 19, E-08034 Barcelona (ES). UNSAL, Osman

[TR/ES]; C/ Pellaires 1, p2, pta. 1, E-08019 Barcelona (ES). GONZALEZ, Antonio [ES/ES]; C/ Joan Guell 11, 4o. 1a, E-08028 Barcelona (ES).

- (74) Mandatario: ELZABURU, Alberto de; ELZABURU, S.A., Miguel Angel, 21, E-28010 Madrid (ES).
- (81) Estados designados (a menos que se indique otra cosa, para toda clase de protección nacional admisible): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) Estados designados (a menos que se indique otra cosa, para toda clase de protección regional admisible): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), euroasiática (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europea (AT, BE, BG, CH, CY, CZ, DE, DK,

[Continúa en la página siguiente]

- (54) Title: CLUSTER ARCHITECTURE WHICH DETECTS VARIATIONS
- (54) Título: AROUITECTURA EN RACIMO OUE PERCIBE LAS VARIACIONES



12 FRONT TERMINAL FREQUENCY CON-TROLLER 13 FRONT TERMINAL SENSOR(S) 14 REDENOMINATION & ROUTING
15 TRACE CACHE MEMORY
16 BRANCH PREDICTION
17 DECODE 18 SEQUENCING DEVICE 19 EXECUTION DOMAIN 20 TRANSMISSION QUEUE 20 TRANSMISSION QUES 21 LOG FILE 22 EXEC. 1 SENSOR(S) 23 EXEC. 1 FREQ. CONT. 24 EXECUTION DOMAIN 27 EXEC. N SENSOR(S) 28 EXEC. N FREQ. CONT

(57) Abstract: The invention relates to methods and devices which are used to provide a cluster or group architecture which detects variations. In one embodiment of the invention, one or more variations inside a clock domain are detected and used to adjust a clock signal of the clock domain.

WO 2007/048859 A1



EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Para códigos de dos letras y otras abreviaturas, véase la sección "Guidance Notes on Codes and Abbreviations" que aparece al principio de cada número regular de la Gaceta del PCT.

Publicada:

— con informe de búsqueda internacional

(57) Resumen: Se describe métodos y aparatos para proporcionar una arquitectura en grupo o racimo que percibe las variaciones. En una realización se detectan las una o más variaciones dentro de un dominio de reloj y se utilizan para ajustar una señal de reloj del dominio de reloj.

WO 2007/048859

5

10

15

20

25

30

35

1

PCT/ES2005/070152

ARQUITECTURA EN RACIMO QUE PERCIBE LAS VARIACIONES

ANTECEDENTES

La presente descripción se refiere generalmente al campo de la electrónica. Más en particular, una realización de la invención se refiere a una arquitectura en grupo o racimo, que percibe las variaciones.

Típicamente, se establece una frecuencia de reloj de un procesador de acuerdo con el retardo del recorrido o camino crítico (el peor de los casos), más unos márgenes de seguridad debidos a la magnitud del procedimiento (P) de fabricación de los semiconductores, de la tensión de funcionamiento (V), de la temperatura (T) y de las variaciones (PVTI) en los vectores o valores (I) de entrada. En general, las variaciones relacionadas con la PVTI se incrementan con el factor de escala de la tecnología y, como secuencia de ello, los márgenes de seguridad se están convirtiendo en una componente más dominante a la hora de determinar un reloj de un procesador.

También, a medida que crece la magnitud de las variaciones de PVTI, los márgenes de seguridad pueden tener un impacto creciente en el rendimiento de un procesador. En primer lugar, la verificación del circuito puede resultar más compleja, puesto que las variaciones pueden transformar caminos no críticos en un camino crítico. En segundo lugar, la frecuencia del reloj puede tener que ajustarse en valores inferiores para garantizar la corrección de los resultados del procesamiento o tratamiento, lo que puede tener una repercusión en los costes. Por ejemplo, puede ser necesario desechar las partes con un rendimiento bajo, lo cual puede incrementar los costes.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

La descripción detallada se proporciona con referencia a las figuras que se acompañan. En las figuras, el dígito o dígitos situado(s) más a la izquierda de un cierto número de referencia identifican la figura en la que aparece por primera vez el número de referencia. El uso de los mismos números de referencia en diferentes figuras indica elementos similares o idénticos.

La Figura 1 ilustra un diagrama de bloques de una

2

arquitectura en grupo o racimo de acuerdo con una realización.

La Figura 2 ilustra un diagrama de flujo de un método para ajustar una señal de reloj de un dominio de reloj en respuesta a las una o más variaciones, de acuerdo con una realización.

La Figura 3 ilustra un diagrama de bloques de una etapa de canal de comunicación dedicado o exclusivo de un procesador, de acuerdo con una realización.

La Figura 4 ilustra un diagrama de flujo de un método para determinar si volver a llevar a cabo o no uno o más consumidores de una instrucción realizada especulativamente, de acuerdo con una realización.

Las Figuras 5 y 6 ilustran diagramas de bloques de sistemas de computación de acuerdo con varias realizaciones de la invención.

La Figura 7 ilustra un diagrama de bloques de un sistema de computación, de acuerdo con una realización.

15

20

25

30

35

10

5

DESCRIPCIÓN DETALLADA

En la siguiente descripción se exponen numerosos detalles específicos con el fin de proporcionar una comprensión exhaustiva de diversas realizaciones. Sin embargo, varias realizaciones de la invención pueden llevarse a la práctica sin los detalles específicos. En otros casos, no se han descrito en detalle métodos, procedimientos, componentes y circuitos bien conocidos, al objeto de no entorpecer la comprensión de las realizaciones particulares de la invención.

Algunas de las realizaciones que se explican aquí son capaces de proporcionar una arquitectura en grupo o racimo (por ejemplo, una arquitectura con múltiples dominios de reloj) que percibe una o más variaciones de PVTI, tal como las arquitecturas que se exponen haciendo referencia a las Figuras 1-7. Más concretamente, la Figura 1 ilustra un diagrama de bloques de una arquitectura en racimo 100 de acuerdo con una realización. En una realización, la arquitectura 100 puede representar componentes lógicos dentro de un procesador o de un cierto número de procesadores (tales como los que se han expuesto con referencia a las Figuras 5 y 6). La arquitectura 100 puede incluir uno o más dominios, tales como un dominio de caché 100 de segundo nivel, un dominio 104 de terminal frontal o anterior, y uno o más dominios de terminal posterior 106, cuyas frecuencias de reloj pueden ajustarse en

3

respuesta a las variaciones detectadas basándose en datos de sensor y/o en el número de errores detectados en el dominio de reloj dado. Esto puede reducir las variaciones por racimo (o por dominio de reloj). Las variaciones pueden consistir en una o más de las variaciones en el procedimiento de fabricación de un semiconductor, en la variación de la tensión de funcionamiento, en la variación de la temperatura y/o en la variación en el vector o valor de entrada. Asimismo, cada uno de los dominios (por ejemplo, los 102, 104 y 106) pueden incluir, en diversas realizaciones, más o menos componentes que los que se muestran en la Figura 1.

5

10

15

20

25

30

35

El dominio de caché de segundo nivel (L2) 102 puede incluir una memoria caché de L2 108 (por ejemplo, para almacenar instrucciones que incluyen datos), uno o más sensores de L2 110, y un controlador de frecuencia de L2 112. Los sensores de L2 110 pueden corresponder a uno o más componentes del dominio de caché de L2 102 (por ejemplo, la memoria caché de L2 108) para detectar una o más variaciones dentro del dominio 102. Como se muestra en la Figura 1, los sensores de L2 110 están acoplados al controlador de frecuencia de L2 112 para informar al controlador de frecuencia de L2 112 de cualesquiera variaciones presentes en el dominio de caché de L2 102. Las variaciones pueden detectarse también basándose en el número de errores detectados dentro del dominio de caché de L2 102. El controlador de frecuencia de L2 112 puede utilizar las variaciones detectadas para ajustar una señal de reloj para los componentes del dominio de caché de L2 102. Por lo tanto, el controlador de frecuencia de L2 112 puede habilitar a los componentes del dominio de caché de L2 102 para que se ajusten a las variaciones cambiantes. En una realización, la memoria caché de L2 108 puede ser compartida por una pluralidad de núcleos de un procesador de múltiples núcleos, tal como los que se exponen con referencia a las Figuras 5 y 6. También, la memoria caché de L2 108 puede haberse sacado de la misma oblea o fragmento que los núcleos de procesador. En consecuencia, en diversas realizaciones de la invención, un procesador puede incluir los dominios 104 y 106, y puede incluir o no la memoria caché de L2 108.

Como se muestra en la Figura 1, el dominio de terminal frontal o anterior 104 puede incluir uno o más sensores 114 de terminal anterior, un controlador de frecuencia 116 de terminal anterior, un

5

10

15

20

25

30

35

4

registro de almacenamiento intermedio para reordenación 118, una unidad de redenominación y encaminamiento 120, una memoria caché de seguimiento 122, una unidad de descodificación 124, un dispositivo de secuenciación 126 y/o una unidad de predicción de rama 128. En una realización, el dominio de terminal anterior 104 puede incluir otros componentes, tales como una unidad de recuperación y carga de instrucciones, o similar. Los sensores de terminal anterior 114 pueden corresponder a uno o más componentes del dominio de terminal anterior 104 con el fin de detectar una o más variaciones dentro del dominio de extremo anterior 104. Los sensores 114 están acoplados al controlador de frecuencia 116 con el fin de informar al controlador de frecuencia 114 de cualesquiera variaciones que se presenten en el dominio de terminal anterior 104. Las variaciones pueden ser detectadas también basándose en el número de errores detectados dentro del dominio de terminal anterior 104. El controlador de frecuencia 116 de terminal anterior puede servirse de las variaciones detectadas para ajustar una señal de reloj para los componentes del dominio de terminal anterior 104. En consecuencia, el controlador de frecuencia 116 puede habilitar a los componentes del dominio de terminal anterior 104 para que se adapten a las variaciones cambiantes.

Los dominios de terminal posterior 106 pueden incluir uno o más de entre un dominio de caché de primer nivel (L1) 128 y uno o más dominios de ejecución 130-1 a 130-N. El dominio de caché de L2 128 puede incluir una memoria caché de L1 132 (por ejemplo, con el fin de almacenar datos que incluyen instrucciones), uno o más sensores de L1 134, y un controlador de frecuencia de L1 136. Los sensores de L1 134 pueden corresponder a uno o más componentes del dominio de caché de L1 128 (por ejemplo, la memoria caché de L1 132), a fin de detectar una o más variaciones dentro del dominio 128. Como se muestra en la Figura 1, los sensores de L1 134 están acoplados al controlador de frecuencia de L1 136 para informar al controlador de frecuencia 136 de cualesquiera variaciones presentes en el dominio de caché de L1 128. Las variaciones pueden detectarse también basándose en el número de errores detectados dentro del dominio de caché de L1 128. El controlador de frecuencia de L1 136 puede utilizar las variaciones detectadas para ajustar una señal de reloj para los componentes del dominio de caché de L1 128. En

5

consecuencia, el controlador de frecuencia de L1 136 puede habilitar a los componentes del dominio de caché de L1 128 para que se adapten a las variaciones cambiantes.

5

10

15

20

25

30

35

Los dominios de ejecución 130-1 a 130-N pueden consistir en cualquier unidad de ejecución o realización adecuada, tal como una unidad de ejecución de enteros y/o una unidad de ejecución de coma flotante. Los dominios de ejecución 130-1 a 130-N pueden comprender, cada uno de ellos, una cola de emisión (138-1 a 138-N, respectivamente), un archivo de registros (140-1 a 140-N, respectivamente), un controlador de frecuencia de dominio de ejecución (142-1 a 142-N, respectivamente), uno o más sensores de dominio de ejecución (144-1 a 144-N, respectivamente), y/o una unidad de ejecución (146-1 a 146-N, respectivamente).

En una realización, cada uno de los dominios 102, 104 y 106 puede incluir uno o más registro(s) de almacenamiento intermedio de estructura de "primero en entrar-primero en salir" (FIFO – "first-in, first-out") 148, con el fin de sincronizar la comunicación entre los diversos dominios de reloj (por ejemplo, entre los dominios 102, 104 y/ó 106). En una realización, los registros de almacenamiento intermedio FIFO 148 pueden regularse temporalmente por medio de señal de reloj, utilizando el reloj del dominio de recepción (por ejemplo, el reloj que es generado por el respectivo controlador de frecuencia).

La arquitectura 100 (y, en una realización, tal como la que se muestra en la Figura 1, los dominios de terminal posterior 106) puede incluir una interconexión o bus 150 para facilitar la comunicación entre los diversos componentes de la arquitectura 100. Por ejemplo, una vez que se ha ejecutado con éxito una instrucción (por ejemplo, por parte de los dominios de ejecución 130-1 a 130-N), la orden o exhortación de la instrucción puede ser comunicada al ROB 118 (por ejemplo, a través de la interconexión 150) para retirar esa instrucción. De manera adicional, los dominios situados dentro del terminal posterior (por ejemplo, los dominios 128 y 130-1 a 130-N) pueden comunicarse a través de la interconexión 150. Por ejemplo, puede producirse una comunicación entre unidades de ejecución (130-1 a 130-N) para las instrucciones de conversión de tipo.

La Figura 2 ilustra un diagrama de flujo de un método 200

6

para ajustar una señal de reloj de un dominio de reloj en respuesta a las una o más variaciones, de acuerdo con una realización. En una realización, las operaciones del método 200 pueden llevarse a cabo por medio de uno o más componentes de un procesador, tales como los componentes expuestos con referencia a la Figura 1.

5

10

15

20

25

30

35

Haciendo referencia a las Figuras 1-2, uno o más sensores (por ejemplo, los sensores 110, 114, 136 y/ó 144-1 a 144-N) pueden detectar variaciones (tales como las variaciones explicadas en relación con la Figura 1) dentro de un dominio de reloj (por ejemplo, los dominios 102, 104 y/ó 106), en la operación 202. Estos sensores pueden consistir en uno o más sensores de temperatura, sondas de debilitamiento de la tensión, y/o osciladores de anillo. En la operación 204, un controlador de frecuencia (tal como los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N) pueden detectar uno o más errores en la regulación de la secuencia temporal dentro del dominio de reloj (por ejemplo, los dominios 102, 104 ó 106, respectivamente), como se explicará adicionalmente con referencia a las Figuras 3 y 4. En una realización, las operaciones 202 y 204 pueden llevarse a cabo simultáneamente.

Además, en una realización, cada uno de los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N puede incluir un contador de errores (por ejemplo, para contar el número de errores detectados dentro de un dominio de reloj correspondiente) y un contador de ciclos (no mostrado). Puede utilizarse cualquier mecanismo de almacenamiento adecuado para realizar en la práctica el contador de errores y el contador de ciclos, tal como un registro de soporte físico o hardware, y/o una variable almacenada en una memoria compartida (por ejemplo, la memoria caché de L2 108 y/o la memoria caché de L1 132). Los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden también tener acceso a un valor de umbral que puede indicar el número de errores permisibles para un dominio dado (expresado, por ejemplo, como un porcentaje de los errores de regulación de la secuencia temporal). El valor de umbral puede ser almacenado en cualquier mecanismo de almacenamiento adecuado, tal como un registro de soporte físico y/o una variable almacenada en una memoria compartida (por ejemplo, la memoria caché de L2 108 y/o la memoria caché de L1 132).

7

También, el valor de umbral puede ser programable en una realización.

5

10

15

20

25

30

35

Basándose en la comparación de los valores del contador de errores y del contador de ciclos con respecto al valor de umbral (en la operación 206) y/o las variaciones detectadas (en la operación 202), los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden generar una señal de reloj para sus respectivos componentes de dominio, la cual es ajustada (208) de acuerdo con las variaciones detectadas en un dominio respectivo (por ejemplo, en los dominios 102, 104 ó 106, respectivamente). Por ejemplo, los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden incrementar la frecuencia de su pulso de reloj generado si el error de regulación de la secuencia temporal dentro del dominio de reloj respectivo (por ejemplo, los dominios 102, 104 ó 106, respectivamente) es más bajo que el valor de umbral (206). Y a la inversa, los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden reducir la frecuencia de su pulso de reloj generado en el caso de que el error en la regulación de la secuencia temporal dentro del respectivo dominio de reloj (por ejemplo, los dominios 102, 104 ó 106, respectivamente) exceda del valor de umbral (206). Tras la operación 208, el método 200 puede retomar las operaciones 202 y 204 para continuar detectando variaciones dentro del dominio de reloj.

De acuerdo con ello, en una realización, cada dominio (por ejemplo, los dominios 102, 104 y 106) puede estar marchando a una frecuencia de reloj que puede ser diferente de la frecuencia de reloj de los otros dominios. Esto puede permitir que cada dominio se adapte a las variaciones cambiantes que se producen a lo largo de la vida de un producto, por ejemplo, para mitigar el problema de envejecimiento asociado a los dispositivos semiconductores, y/o reducir los costes de verificación. Esto puede reducir, también, el impacto de las variaciones dentro de un mismo fragmento y puede mejorar el rendimiento, al adaptar la frecuencia de cada dominio a las variaciones dinámicas que puede experimentar ese dominio. Por otra parte, cada dominio puede tener una sensibilidad diferente a los diversos errores; así pues, un controlador de frecuencia diferente para cada dominio puede optimizar el rendimiento global de una arquitectura (100). Además, en una realización, los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden generar su pulso de reloj basándose en una misma señal de

8

reloj de referencia. Por ejemplo, los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N pueden ajustar la frecuencia de un reloj de referencia (por ejemplo, un reloj extensivo a todo el sistema), en una realización. En consecuencia, los dominios (102-106) pueden ser dependientes de una señal de reloj de referencia. Alternativamente, es posible utilizar diferentes relojes de referencia por parte de los controladores de frecuencia 112, 116, 136 y 142-1 a 142-N, con el fin de generar su respectivo pulso de reloj de dominio.

5

10

15

20

25

30

35

La Figura 3 ilustra un diagrama de bloques de una etapa 300 de canal de comunicación dedicado o exclusivo de un procesador, de acuerdo con una realización. La etapa 300 de canal de comunicación dedicado puede utilizarse para llevar a cabo instrucciones de manera especulativa, por ejemplo, para incrementar el rendimiento y/o reducir la latencia. En una realización, cada una de las actuaciones 146-1 a 146-N de la Figura 1 puede incluir una o más de las etapas 300 de canal de comunicación dedicado. La etapa 300 de canal de comunicación dedicado puede incluir una lógica de entrada 302, una lógica de tratamiento 304 y una lógica de comparación 306. La lógica de comparación 306 puede incluir adicionalmente una lógica de selección 308 (que puede ser un multiplexador en una realización), una primera unidad almacenamiento 310, una segunda unidad de almacenamiento 312 y una lógica 314 de detección de errores.

La lógica de entrada 302 puede recibir datos de entrada (incluyendo instrucciones) que han de ser procesados o tratados por la lógica de tratamiento 304, y los valores de salida producidos por la lógica de tratamiento pueden ser almacenados en la primera unidad de almacenamiento 310, a través de una lógica de selección 308, y en la segunda unidad de almacenamiento 312. En una realización de la invención, la primera unidad de almacenamiento 310 y la segunda unidad de almacenamiento 312 son circuitos biestables de retención. Además, los primer y segundo circuitos biestables de retención (310 y 312, respectivamente) pueden almacenar un valor lógico presentado en sus entradas con el suficiente tiempo de establecimiento y tiempo de espera como para ser retenido por una señal de reloj. Por otra parte, los primer y segundo circuitos biestables de retención (310 y 312, respectivamente) pueden suministrar como salida un valor lógico cuando se disparan por

medio de una señal de reloj, y mantener, tras ello, su valor almacenado para su recepción por parte de un circuito subsiguiente, hasta que es presentado un nuevo valor a los circuitos biestables de retención con el suficiente tiempo de establecimiento y de espera como para ser retenido por medio de una señal de reloj.

5

10

15

20

25

30

35

9

En una realización, los circuitos biestables de retención (310 y 312) son disparados por los bordes de subida y de caída de una señal de reloj (o viceversa), tales como los generados por los controladores de frecuencia 142-1 a 142-N de la Figura 1. Por ejemplo, como se muestra en la Figura 3, los bordes de señal de reloj 318 y 320 pueden ser utilizados para sincronizar las unidades de almacenamiento 310 y 312. Por ejemplo, los bordes 318 y 320 pueden ser los bordes de subida y de caída de la misma señal de reloj, o viceversa.

En una realización, la primera unidad de almacenamiento 310 almacena la salida de la lógica de tratamiento 304 y proporciona la salida a una etapa subsiguiente de canal de comunicación dedicado, de tal manera que la etapa subsiguiente de canal de comunicación dedicado puede procesar o tratar especulativamente la salida de la lógica de tratamiento 304. La segunda unidad de almacenamiento 312 puede almacenar la salida más reciente de la lógica de tratamiento 304, la cual, en algunas realizaciones, puede corresponder a la salida correcta o esperada (por ejemplo, la salida de retardo del peor de los casos).

Por otra parte, la lógica 314 de detección de errores puede valores almacenados en la primera comparar almacenamiento 310 y en la segunda unidad de almacenamiento 312, con el fin de detectar la aparición de un error en la salida de la etapa 300 de canal de comunicación dedicado. La lógica 314 de detección de errores puede también proporcionar una señal de error a la lógica de selección 308. En consecuencia, mientras no sea detectado ningún error en la salida de la etapa de canal de comunicación dedicado, la lógica de selección 308 proporciona la salida de la lógica de tratamiento 304 a la primera unidad de almacenamiento 310. Sin embargo, si se detecta un error en la salida de la etapa 300 de canal de comunicación dedicado, la lógica de selección 308 suministra el valor almacenado en la segunda unidad de almacenamiento 312 a la primera unidad de almacenamiento 310, en una realización.

WO 2007/048859

5

10

15

20

25

30

35

Como se muestra en la Figura 3, la lógica 314 de detección de errores puede proporcionar su señal de error generada a la cola de emisión 138 (la cual puede ser una de las colas de emisión 138-1 a 138-N de la Figura 1). Esta cola de emisión 138 puede incluir una lógica de repetición 322, que provoque una nueva ejecución de una o más instrucciones de consumidor correspondientes, si la salida especulativa es diferente de la salida esperada. Asimismo, la lógica 314 de detección de errores puede proporcionar su señal de error generada al controlador de frecuencia 142 (que puede ser uno de los controladores de frecuencia 142-1 a 142-N de la Figura 1), a fin de permitir al controlador de frecuencia 142 determinar el error de regulación de la secuencia temporal dentro del dominio de reloj (tal y como se ha explicado en relación con la operación 204 de la Figura 2).

10

PCT/ES2005/070152

En una realización, un procesador que incluye la etapa 300 de canal de comunicación dedicado puede sacar partido del retardo en el caso habitual, reteniendo valores especulativamente. Cuando se presentan las condiciones del peor de los casos, los errores son detectados y es posible volver a llevar a cabo uno o más de los consumidores (puesto que los consumidores se han emitido basándose en el retardo del caso habitual), con el fin de proporcionar un resultado correcto. Cuando el número de errores se encuentra por encima de un valor de umbral (tal y como se ha expuesto en relación con la operación 206 de la Figura 2), la frecuencia del dominio dado puede ser reducida.

La Figura 4 ilustra un diagrama de flujo de un método 400 para determinar, de acuerdo con una realización, si se han de llevar de nuevo a cabo uno o más consumidores de una instrucción ejecutada especulativamente. En una realización, las operaciones del método 400 pueden ser llevadas a cabo por uno o más componentes de un procesador, tales como los componentes que se han expuesto con referencia a las Figuras 1-3.

Haciendo referencia a las Figuras 1-4, la lógica 314 de detección de errores puede comparar una salida especulativa de una etapa de canal de comunicación dedicado (por ejemplo, un valor almacenado en la unidad de almacenamiento 310) con una salida esperada procedente de la etapa de canal de comunicación dedicado (por ejemplo, un valor almacenado en la unidad de almacenamiento 312), en la operación 402.

Si existe coincidencia (en la operación 404), el método 400 puede retomar la operación 402 para comparar los siguientes valores. En caso contrario, la lógica 314 de detección de errores puede generar, en la operación 406, un error (que puede ser comunicado al controlador de frecuencia 142 y/o a la cola de emisión 138). En la operación 408, la cola de emisión 138 (y, en una realización, la lógica de repetición 322) puede volver a emitir uno o más consumidores de la instrucción que corresponde al error.

En una realización, la cola de emisión 138 puede emitir una instrucción para su realización, por parte de la correspondiente unidad de ejecución (por ejemplo, una de las unidades 146-1 a 146-N), cuando todos los operadores de la fuente están listos. En una realización, la cola de emisión 138 guardar esa instrucción durante un número de ciclos seleccionado, en el caso de que la instrucción que produce las fuentes se lleve a cabo incorrectamente (por ejemplo, cuando la lógica 314 de detección de errores genera un error para la instrucción en una de las etapas de la unidad de ejecución). Además, la lógica de repetición 322 puede generar una señal para solicitar la reejecución de todas las instrucciones que dependen de la instrucción que ha generado el error (consumidores). Por lo tanto, en una realización, una vez que se han utilizado, las instrucciones se guardan en la cola de emisión 138 hasta que se garantiza que todas sus fuentes respectivas son correctas.

La Figura 5 ilustra un diagrama de bloques de un sistema de computación 500 de acuerdo con una realización de la invención. El sistema de computación 500 puede incluir una o más unidades centrales de procesamiento (CPUs- "central processing unit(s)") 502 ó procesadores conectados a una red de interconexión (o bus) 504. Los procesadores 502 pueden consistir en cualquier procesador adecuado, tal como un procesador de propósito general, un procesador de red (que trata los datos comunicados a través de una red 503 de computadoras), o similar (incluyendo un procesador de computadora de conjunto de instrucciones reducido (RISC -"reduced instruction set computer") o una computadora de conjunto de instrucciones complejo (CISC -"complex instruction set computer")). Además, los procesadores 502 pueden tener un diseño de núcleo único o múltiple.

El procesador 502 con un diseño de núcleo múltiple puede

integrar diferentes tipos de núcleos de procesador en el mismo fragmento de circuito integrado (IC -"integrated circuit"). También, los procesadores 502 con un diseño de núcleo múltiple pueden realizarse en la práctica como procesadores múltiples simétricos o asimétricos. En una realización, uno o más de los procesadores 502 pueden utilizar las realizaciones que se han explicado con referencia a las Figuras 1-4. Por ejemplo, uno o más de los procesadores 502 pueden incluir uno o más núcleos con dominios de reloj múltiples, así como controladores de frecuencia y/o sensores de variación independientes. Asimismo, las operaciones explicadas en relación con las Figuras 1-4 pueden ser realizadas por uno o más de los componentes del sistema 500.

Puede haberse acoplado también un conjunto de chips 506 a la red de interconexión 504. El conjunto de chips 506 puede incluir un bloque de control de memoria (MCH -"memory control hub") 508. El MHC 508 puede incluir un controlador de memoria 510 que está acoplado a una memoria 512. La memoria 512 es capaz de almacenar datos en secuencias de instrucciones que son ejecutadas por la CPU 502 ó por cualquier otro dispositivo incluido en el sistema de computación 500. En una realización de la invención, la memoria 512 puede incluir uno o más dispositivos de almacenamiento volátiles (o memoria), tales como memoria de acceso aleatorio (RAM -"random access memory"), RAM dinámica (DRAM), DRAM sincrónica (SDRAM), RAM estática (SRAM), o similares. Puede también utilizarse una memoria no volátil, tal como un disco duro. Es posible acoplar dispositivos adicionales a la red de interconexión 504, tales como múltiples CPUs y/o múltiples memorias de sistema.

El MCH 508 puede incluir también una interfaz de gráficos 514, acoplada a un dispositivo acelerador de gráficos 516. En una realización de la invención, la interfaz de gráficos 514 puede acoplarse al dispositivo acelerador de gráficos 516 a través de una puerta de gráficos acelerados (AGP —"accelerated graphics port"). En una realización de la invención, puede haberse acoplado un dispositivo de presentación visual (tal como un dispositivo de presentación visual de panel plano) a la interfaz de gráficos 514 a través de, por ejemplo, un convertidor de señal que traduce una representación digital de una imagen almacenada en un dispositivo de almacenamiento, tal como una

13

memoria de vídeo o una memoria de sistema, a señales de presentación visual que son interpretadas y presentadas visualmente por el dispositivo de presentación visual. Las señales de presentación visual producidas por el dispositivo de presentación visual pueden pasar a través de varios dispositivos de control antes de ser interpretadas por el dispositivo de presentación visual y presentadas visualmente de forma subsiguiente por éste.

5

10

15

20

25

30

35

Una interfaz 518 de bloques puede acoplar el MCH 508 con un bloque de control de entrada / salida (ICH -"input / output control hub") 520. El ICH 520 puede proporcionar una interfaz a los dispositivos de entrada / salida (I/O) acoplados al sistema de computación 500. La ICH 520 puede estar acoplada a un bus 522 a través de un puente (o controlador) periférico 524, tal como un puente o pasarela de interconexión de componentes periféricos (PCI - "peripheral component interconnect"), un controlador de bus en serie universal (USB -"universal serial bus"), o similar. El puente 524 puede proporcionar un recorrido o camino para los datos entre la CPU 502 y los dispositivos periféricos. Es posible utilizar otros tipos de topologías. Asimismo, pueden acoplarse múltiples buses al ICH 520, por ejemplo, a través de múltiples puentes o controladores. Por otra parte, otros periféricos que se acoplan al ICH 520 pueden incluir, en diversas realizaciones de la invención, dispositivo(s) electrónico(s) de accionamiento integrado(s) (IDE -"integrated drive electronics") o dispositivo(s) de accionamiento de disco duro para interfaces de sistemas informáticos pequeños (SCSI -"small computer system interface"), acceso(s) o puerta(s) de USB, un teclado, un ratón, puerta(s) en paralelo, puerta(s) en serie, dispositivo(s) de accionamiento de disco flexible, dispositivo(s) de soporte de salida digital (por ejemplo, interfaz de vídeo digital (DVI -"digital video interface")), o similares.

El bus 522 puede estar acoplado a un dispositivo de audio 526, a uno o más dispositivos 528 de accionamiento de disco duro, y a un dispositivo 530 de interfaz de red (que está acoplado a la red 503 de computadoras). Es posible acoplar otros dispositivos al bus 522. Asimismo, pueden acoplarse diversos componentes (tales como el dispositivo 530 de interfaz de red) al MCH 508 en algunas realizaciones de la invención. Además, el procesador 502 y el MCH 508 pueden

5

10

15

20

25

30

35

combinarse para formar un único chip o circuito integrado. Por otra parte, el dispositivo acelerador de gráficos 516 puede disponerse incluido dentro del MCH 508 en otras realizaciones de la invención.

14

Por otra parte, el sistema de computación 500 puede incluir memoria (o almacenamiento) volátil y/o no volátil. Por ejemplo, la memoria no volátil puede incluir uno o más de los siguientes: memoria de sólo lectura (ROM - "read only memory"), ROM programable (PROM - "programmable ROM"), PROM susceptible de borrarse (EPROM - "erasable PROM"), ROM programable y susceptible de borrarse eléctricamente (EEPROM - "electrically EPROM"), un dispositivo de accionamiento de disco duro (por ejemplo, el 528), un disco flexible, una ROM de disco compacto (CD-ROM), un disco versátil digital (DVD - "digital versatile disk"), una memoria de inscripción por impulsos, un disco magneto-óptico u otros tipos de medios no volátiles y susceptibles de leerse por la máquina que sean adecuados para el almacenamiento de instrucciones y/o datos electrónicos.

La Figura 6 ilustra un sistema de computación 600 que se ha dispuesto en una configuración de punto a punto (PtP - "point-to-point"), de acuerdo con una realización de la invención. En concreto, la Figura 6 muestra un sistema en el que están interconectados procesadores, memoria y dispositivos de entrada / salida, a través de un cierto número de interfaces de punto a punto. Las operaciones explicadas con referencia a las Figuras 1-5 pueden llevarse a cabo por uno o más de los componentes del sistema 600.

Tal como se ilustra en la Figura 6, el sistema 600 puede incluir varios procesadores, de los cuales se muestran tan solo dos procesadores, 602 y 604, en aras de la claridad. Los procesadores 602 y 604 pueden incluir, cada uno de ellos, un bloque controlador de memoria local (MCH -"memory controller hub") 606 y 608, a fin de acoplarse a unas memorias 610 y 612. Las memorias 610 y/o 612 son capaces de almacenar diversos datos, tales como los expuestos con referencia a la memoria 512.

Los procesadores 602 y 604 pueden consistir en cualquier procesador adecuado, tal como los que se han expuesto con referencia a los procesadores 502 de la Figura 5. Los procesadores 602 y 604 pueden intercambiar datos a través de una interfaz de punto a punto (PtP),

utilizando circuitos de interfaz de PtP 616 y 618, respectivamente. Los procesadores 602 y 604 pueden intercambiar, cada uno de ellos, datos con un conjunto de chips 620 a través de interfaces de PtP individuales 622 y 624, utilizando circuitos de interfaz de punto a punto 626, 628, 630 y 632. El conjunto de chips 620 puede también intercambiar datos con un circuito de gráficos de alto rendimiento 634, a través de una interfaz de gráficos de alto rendimiento 636, con el uso de un circuito de interfaz de PtP 637.

Es posible proporcionar al menos una realización de la invención dentro de los procesadores 602 y 604. Por ejemplo, puede ubicarse dentro de los procesadores 602 y 604 uno o más de los dominios de reloj expuestos con referencia a la Figura 1. Sin embargo, pueden existir otras realizaciones de la invención en otros circuitos, unidades lógicas o dispositivos dentro del sistema 600 de la Figura 6. Por otra parte, pueden distribuirse otras realizaciones de la invención a través de diversos circuitos, unidades lógicas o dispositivos que se ilustran en la Figura 6.

El conjunto de chips 620 puede estar acoplado a un bus 640 con el uso de un circuito de interfaz de PtP 641. El bus 640 tiene tener, acoplados a él, uno o más dispositivos, tales como un puente de bus 642 y dispositivos de entrada / salida (I/O) 643. El puente de bus 643 puede estar acoplado, a través de un bus 644, a otros dispositivos, tales como un teclado / ratón 645, dispositivos de comunicación 646 (tales como módems, dispositivos de interfaz de red o similares, que pueden estar acoplados a la red 503 de computadoras), un dispositivo de entrada / salida de audio, y/o un dispositivo 648 de almacenamiento de datos. El dispositivo 648 de almacenamiento de datos puede almacenar un código 649 que puede ser llevado a cabo o ejecutado por los procesadores 602 y/o 604.

La Figura 7 ilustra un diagrama de bloques de un sistema de computación 700 de acuerdo con una realización. El sistema de computación 700 puede incluir uno o más dominios 702-1 a 702-M. Cada uno de los dominios 702-1 a 702-M puede incluir varios componentes, si bien, en aras de la claridad, tan solo se ilustran componentes de muestra con referencia al dominio 702-1. Como se ilustra en la Figura 7, cada dominio puede incluir uno o más sensores 704, un controlador de

5

10

15

20

25

30

35

16

frecuencia 706 y una lógica 708. Los sensores 704 pueden detectar variaciones (tales como las expuestas con referencia a la Figura 1) dentro del dominio correspondiente. En una realización, los sensores 704 pueden estar acoplados a uno o más componentes del grupo o racimo correspondiente (por ejemplo, la lógica 708 dentro del dominio 702-1). El controlador de frecuencia 706 puede estar acoplado a los sensores 704 y a la lógica 708, y utilizar variaciones detectadas y/o errores en la regulación de la secuencia temporal para ajustar la frecuencia de la señal de reloj que se utiliza para el dominio de reloj correspondiente, tal y como se ha explicado en relación con las Figuras 1-4. Por tanto, es posible regular temporalmente mediante señal de reloj diversos componentes de la lógica 708, por medio de una señal de reloj que se genera (o se ajusta en frecuencia) por el controlador de frecuencia 706. En una realización, cada uno de los dominios 702-1 a 702-M puede incluir uno o más registros de almacenamiento intermedio 148 con estructura de FIFO, al objeto de sincronizar la comunicación entre los diversos dominios de reloj (tal y como se ha expuesto en relación con la Figura 1). La lógica 708 puede proporcionar una capacidad funcional de computación adecuada, tal como el tratamiento de los datos, el almacenamiento de los datos, la comunicación de los datos, o similar. En consecuencia, el sistema de computación 700 puede proporcionarse en la forma de cualquier dispositivo de computación adecuado, tal como una asistente digital personal (PDA- "personal digital assistant"), un teléfono móvil, una computadora portátil, una computadora de sobremesa, una computadora de servidor (incluyendo un servidor que utiliza módulos en estructura de hojas, también denominado "servidor en hojas"), una estación de trabajo, o similar. Por otra parte, el sistema de computación 700 puede incluir uno o más componentes de los sistemas 500, de la Figura 5, y/ó 600, de la Figura 6, en diversas realizaciones.

En diversas realizaciones de la invención, las operaciones aquí explicadas, por ejemplo, con referencia a las Figuras 1-7, pueden llevarse a la práctica como dispositivos físicos o hardware (por ejemplo, circuitos lógicos), programación o software, programación instalada de forma fija en el hardware, o bien combinaciones de los mismos, los cuales pueden proporcionarse en la forma de un producto de programa informático, por ejemplo, que incluya un medio legible por la máquina o

WO 2007/048859

5

10

15

20

25

30

35

legible por una computadora y que tenga almacenadas en el mismo instrucciones (o procedimientos de programación) que se utilicen para programar una computadora para llevar a cabo un procedimiento que se ha expuesto aquí. El medio legible por la máquina puede incluir cualquier dispositivo de almacenamiento adecuado, tal como los que se han explicado con respecto a las Figuras 1-7.

17

PCT/ES2005/070152

De manera adicional, dicho medio legible por computadora puede ser descargado como un producto de programa informático, de tal manera que el programa puede ser transferido desde una computadora distante (por ejemplo, un servidor) a una computadora que lo solicita (por ejemplo, un cliente) por medio de señales de datos incorporadas a una onda portadora o a otro medio de propagación, a través de un enlace de comunicación (por ejemplo, un módem o conexión de red). En consecuencia, se entenderá aquí que una onda portadora comprende un medio legible por la máquina.

La referencia que se hace aquí a "una de las realizaciones" o a "una realización" significa que un rasgo, estructura o característica concreta que se ha descrito en relación con la realización, puede ser incluida en al menos una implementación. Las ocasiones en que aparece la expresión "en una realización", en diversos lugares de la Memoria, pueden referirse o no, todas ellas, a la misma realización.

Asimismo, pueden utilizarse en la descripción y en las reivindicaciones los términos "acoplado" y "conectado", conjuntamente con sus derivados. En algunas realizaciones de la invención, "conectado" puede utilizarse para indicar que dos o más elementos están en contacto físico o eléctrico directo uno con otro. "Acoplado" puede significar que dos o más elementos están en contacto físico o eléctrico directo. Sin embargo, "acoplado" puede significar también que dos o más elementos pueden no encontrarse en contacto directo uno con otro, pero pueden cooperar o interactuar aún uno con otro.

Así pues, si bien se han descrito realizaciones de la invención en un lenguaje específico para las características estructurales y/o actuaciones metodológicas, ha de comprenderse que la materia objeto de las reivindicaciones puede no estar limitada a las características o actuaciones concretas que se han descrito. En lugar de ello, las características y actuaciones concretas se han descrito como formas de

18

muestra o ilustrativas de la puesta en práctica de la materia objeto de las reivindicaciones.

5

10

19

REIVINDICACIONES

1. Un método que comprende:

5

10

15

30

35

detectar una o más variaciones dentro de un dominio de reloj de una pluralidad de dominios de reloj de un procesador; y

ajustar una señal de reloj del dominio de reloj en respuesta a las una o más variaciones.

- 2. El método de acuerdo con la reivindicación 1, en el cual detectar las una o más variaciones comprende captar mediante sensores una o más de entre una variación del procedimiento de fabricación de los semiconductores, una variación en la tensión de funcionamiento, una variación de la temperatura o una variación en el valor de entrada.
- 3. El método de acuerdo con la reivindicación 1, en el cual ajustar la señal de reloj del dominio de reloj comprende ajustar una frecuencia de la señal de reloj.
- 4. El método de acuerdo con la reivindicación 1, en el cual el ajuste de la señal de reloj se lleva a cabo basándose en la comparación de un valor de umbral como un cierto número de errores en la regulación de la secuencia temporal, detectados en el dominio de reloj.
- 5. El método de acuerdo con la reivindicación 1, que comprende adicionalmente sincronizar la comunicación entre la pluralidad de dominios de reloj.
 - 6. El método de acuerdo con la reivindicación 1, que comprende adicionalmente:

comparar una salida especulativa de una etapa de canal de comunicación dedicado o exclusivo, con una salida esperada procedente de la etapa de canal de comunicación dedicado; y

determinar si la salida especulativa coincide con la salida esperada.

- 7. El método de acuerdo con la reivindicación 6, que comprende adicionalmente generar una señal de error si la salida especulativa es diferente de la salida esperada.
 - 8. El método de acuerdo con la reivindicación 6, que comprende adicionalmente llevar a cabo de nuevo o reejecutar una o más instrucciones de consumidor en el caso de que la salida especulativa sea diferente de la salida esperada.

20

9. Un aparato que comprende:

5

10

15

20

25

30

35

una lógica para detectar una o más variaciones dentro de un dominio de reloj de una pluralidad de dominios de reloj de un procesador; y

un controlador de frecuencia, destinado a ajustar una señal de reloj del dominio de reloj en respuesta a las una o más variaciones.

- 10. El aparato de acuerdo con la reivindicación 9, en el cual la lógica para detectar las una o más variaciones comprende uno o más sensores.
- 11. El aparato de acuerdo con la reivindicación 10, en el cual los uno o más sensores son uno o más de entre un sensor de temperatura, una sonda de debilitamiento de la tensión o un oscilador de anillo.
 - 12. El aparato de acuerdo con la reivindicación 9, en el cual la lógica para detectar las una o más variaciones detecta las una o más variaciones basándose en un cierto número de errores detectados dentro del dominio de reloj.
 - 13. El aparato de acuerdo con la reivindicación 9, en el cual la pluralidad de dominios de reloj del procesador comprende uno o más de entre un dominio de terminal frontal o anterior, un dominio de terminal posterior y un dominio de caché de segundo nivel.
 - 14. El aparato de acuerdo con la reivindicación 13, en el cual el dominio de terminal anterior comprende uno o más de entre un sensor de terminal anterior, un controlador de frecuencia de terminal anterior, un registro de almacenamiento intermedio para reordenación, una unidad de redenominación y encaminamiento, una memoria caché de seguimiento, una unidad de recuperación y carga de instrucciones, una unidad de descodificación, un dispositivo de secuenciación, o una unidad de predicción de rama.
 - 15. El aparato de acuerdo con la reivindicación 13, en el cual el dominio de terminal posterior comprende uno o más de entre un dominio de caché de primer nivel y uno o más dominios de ejecución.
 - 16. El aparato de acuerdo con la reivindicación 15, en el cual el dominio de caché de primer nivel comprende uno o más de entre una memoria caché de primer nivel, un controlador de frecuencia de caché de primer nivel, o un sensor de caché de primer nivel.
 - 17. El aparato de acuerdo con la reivindicación 15, en el cual los

21

uno o más dominios de ejecución comprenden uno o más de entre un dominio de ejecución de enteros y un dominio de ejecución de coma flotante.

18. El aparato de acuerdo con la reivindicación 15, en el cual cada dominio de ejecución comprende uno o más de entre una cola de emisión, un archivo de registros, un controlador de frecuencia de dominio de ejecución, un sensor de dominio de ejecución y una unidad de ejecución.

5

10

15

20

25

30

35

- 19. El aparato de acuerdo con la reivindicación 15, que comprende adicionalmente una interconexión para acoplar uno o más de entre el dominio de caché de primer nivel, los uno o más dominios de ejecución y el dominio de terminal anterior.
- 20. El aparato de acuerdo con la reivindicación 9, que comprende adicionalmente una pluralidad de registros de almacenamiento intermedio con estructura de "primero en entrar-primero en salir", a fin de sincronizar la comunicación entre la pluralidad de dominios de reloj.
- 21. El aparato de acuerdo con la reivindicación 9, en el cual el procesador comprende una pluralidad de núcleos en una misma oblea o fragmento.
- 22. El aparato de acuerdo con la reivindicación 9, que comprende adicionalmente una lógica de comparación destinada a comparar una salida especulativa de una etapa de canal de comunicación dedicado con una salida esperada procedente de la etapa de canal de comunicación dedicado, a fin de determinar si la salida especulativa coincide con la salida esperada.
- 23. El aparato de acuerdo con la reivindicación 22, que comprende adicionalmente una primera unidad de almacenamiento, destinada a almacenar la salida especulativa en respuesta a un primer borde de reloj, y una segunda unidad de almacenamiento, destinada a almacenar la salida esperada en respuesta a un segundo borde de reloj.
- 24. El aparato de acuerdo con la reivindicación 23, en el cual los primer y segundo bordes de reloj son bordes de la señal de reloj.
- 25. Un procesador que comprende:
 un primer dominio, destinado a recibir una primera señal de
 reloj;

22

un segundo dominio, destinado a recibir una segunda señal de reloj;

uno o más sensores para detectar una o más variaciones dentro del primer dominio y del segundo dominio;

una primera lógica, destinada a ajustar una frecuencia del primer reloj en respuesta a las una o más variaciones dentro del primer dominio; y

5

10

15

20

25

30

35

una segunda lógica, destinada a ajustar una frecuencia del segundo reloj en respuesta a las una o más variaciones dentro del segundo dominio.

- 26. El procesador de acuerdo con la reivindicación 25, que comprende adicionalmente una lógica de comparación, destinada a comparar una salida especulativa de una etapa de canal de comunicación dedicado o exclusivo del procesador, con una salida esperada procedente de la etapa de canal de comunicación dedicado, a fin de determinar si la salida especulativa coincide con la salida esperada.
- 27. El procesador de acuerdo con la reivindicación 25, que comprende adicionalmente uno o más registros de almacenamiento intermedio para sincronizar la comunicación entre los primer y segundo dominios.
 - 28. Un sistema de computación que comprende:

uno o más dominios, de manera que cada dominio comprende:

una lógica para llevar a cabo una o más funciones de computación;

uno o más sensores, acoplados a los uno o más componentes de la lógica para llevar a cabo las una o más funciones de computación, estando los uno o más sensores destinados a detectar variaciones dentro de un dominio correspondiente; y

un controlador de frecuencia, acoplado a la lógica para llevar a cabo las una o más funciones de computación, y a los uno o más sensores, estando el controlador de frecuencia destinado a ajustar una frecuencia de una señal de reloj para el correspondiente dominio en respuesta a uno o más de los errores de regulación de la secuencia temporal o variaciones.

29. El sistema de computación de acuerdo con la reivindicación


23


28, en el cual las una o más funciones de computación comprenden uno o más de entre el procesamiento o tratamiento de datos, el almacenamiento de datos y la comunicación de datos.


30. El sistema de computación de acuerdo con la reivindicación 28, de tal manera que el sistema de computación comprende al menos un dispositivo de computación seleccionado de entre un grupo compuesto por asistente digital personal (PDA), un teléfono móvil, una computadora portátil, una computadora de sobremesa, una computadora de servidor y una estación de trabajo.


5


10

















INTERNATIONAL SEARCH REPORT

International application No PCT/ES2005/070152

A. CLASSIFICATION OF SUBJECT MATTER INV. G06F1/04 G06F1 G06F1/32 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) G06F G06D Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal C. DOCUMENTS CONSIDERED TO BE RELEVANT Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. X WO 2004/066092 A (UNIVERSITY OF ROCHESTER; 1-3,5,ALBONESI, DAVID; SEMERARO, GREG; MAGKLIS, 9-11,GRI) 5 August 2004 (2004-08-05) 13 - 2125,27-30 Υ 4,6-8, 12, 22 - 24, 26abstract; figures 1,2 page 2, line 4 - line 23 page 7, line 1 - page 13, line 15 page 18, line 1 - page 19, line 8 χ Further documents are listed in the continuation of Box C. See patent family annex. Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international "X" document of particular relevance; the claimed invention filing date cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 3 May 2006 12/05/2006 Name and mailing address of the ISA/ Authorized officer European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016 Suarez Y Gonzalez, R

INTERNATIONAL SEARCH REPORT

International application No
PCT/ES2005/070152

C(Continua	ation). DOCUMENTS CONSIDERED TO BE RELEVANT	PC1/ES2005/070152
X	QIANG WU ET AL: "Voltage and Frequency Control With Adaptive Reaction Time in Multiple—Clock—Domain Processors" HIGH—PERFORMANCE COMPUTER ARCHITECTURE, 2005. HPCA—11. 11TH INTERNATIONAL SYMPOSIUM ON SAN FRANCISCO, CA, USA 12—16 FEB. 2005, PISCATAWAY, NJ, USA, IEEE, 12 February 2005 (2005—02—12), pages 178—189, XP010772276 ISBN: 0-7695—2275—0	1-3,5, 9-11, 13-21, 25,27
Y	page 1 - page 4 WO 2004/084070 A (ADVANCED RISC MACH LTD [GB]; UNIV MICHIGAN [US]; AUSTIN TODD MICHAEL [) 30 September 2004 (2004-09-30) abstract; figures 1,4A,4B page 1, line 4 - page 3, line 2 page 12, line 21 - page 15, line 16 page 16, line 23 - page 17, line 21	4,6-8, 12, 22-24,26
A	WO 00/26747 A (INTEL CORPORATION; BROWNING, CHRIS, S; BORKAR, SHEKHAR, Y; DERMER, GRE) 11 May 2000 (2000-05-11) abstract	2,10,11
A	US 2004/017234 A1 (TAM SIMON M ET AL) 29 January 2004 (2004-01-29) abstract	2,10,11

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No
PCT/ES2005/070152

Patent document cited in search report		Publication date		Patent family member(s)	Publication date
WO 2004066092	Α	05-08-2004	EP	1590726 A2	02-11-2005
WO 2004084070	Α	30-09-2004	EP US US	1604281 A1 2005246613 A1 2005022094 A1	14-12-2005 03-11-2005 27-01-2005
WO 0026747	A	11-05-2000	AU EP JP TW US	1118400 A 1145095 A1 2002529806 T 514772 B 6415388 B1	22-05-2000 17-10-2001 10-09-2002 21-12-2002 02-07-2002
US 2004017234	A1	29-01-2004	NONE		

INFORME DE BÚSQUEDA INTERNACIONAL

Solicitud internacional nº PCT/ES2005/070152

A. CLASIFICACIÓN DEL OBJETO DE LA SOLICITUD

INV. G06F1/04

G06F1/32

De acuerdo con la Clasificación Internacional de Patentes (CIP) o según la clasificación nacional y CIP. B. SECTORES COMPRENDIDOS POR LA BÚSQUEDA

Documentación mínima buscada (sistema de clasificación seguido de los símbolos de clasificación)

G06F G06D

Otra documentación consultada, además de la documentación mínima, en la medida en que tales documentos formen parte de los sectores comprendidos por la búsqueda

Bases de datos electrónicas consultadas durante la búsqueda internacional (nombre de la base de datos y, si es posible, términos de búsqueda utilizados)

C. DOCUMENTOS CONSIDERADOS RELEVANTES

Categoría*	Documentos citados, con indicación, si procede, de las partes relevantes	Relevante para las reivindicaciones nº
X	WO 2004/066092 A (UNIVERSITY OF ROCHESTER; ALBONESI, DAVID; SEMERARO, GREG; MAGKLIS, GRI) 5 Agosto 2004 (2004-08-05)	1-3,5, 9-11, 13-21, 25,27-30 4,6-8,
	resumen; figuras 1,2 pagina 2,1inea 4 - linea 23 pagina 7,1inea 1 - pagina 13, linea 15 pagina 18,1inea 1 - pagina 19, linea 8 	12, 22-24,26

[X]	En la continuación del Recuadro C se relacionan otros documentos	X	Los documentos de familias de patentes se indican en el Anexo
*	Categorías especiales de documentos citados:	"T"	documento ulterior publicado con posterioridad a la fecha de
"A"	documento que define el estado general de la técnica no considerado como particularmente relevante.		presentación internacional o de prioridad que no pertenece al estado de la técnica pertinente pero que se cita por permitir la
"E"	solicitud de patente o patente anterior pero publicada en la fecha de presentación internacional o en fecha posterior.	//****	comprensión del principio o teoría que constituye la base de la invención.
"L"	documento que puede plantear dudas sobre una reivindicación de prioridad o que se cita para determinar la fecha de publicación de otra cita o por una razón especial (como la indicada).	"X"	documento particularmente relevante; la invención reivindicada no puede considerarse nueva o que implique una actividad inventiva por referencia al documento aisladamente considerado.
"O"	documento que se refiere a una divulgación oral, a una utilización, a una exposición o a cualquier otro medio.	"Y"	documento particularmente relevante; la invención reivindicada no puede considerarse que implique una actividad inventiva cuando el documento se asocia a otro u otros documentos de la misma
"P"	documento publicado antes de la fecha de presentación internacional pero con posterioridad a la fecha de prioridad reivindicada.		naturaleza, cuya combinación resulta evidente para un experto en la materia.
		"&"	documento que forma parte de la misma familia de patentes.
Fecha en que se ha concluido efectivamente la búsqueda internacional.		Fecha de expedición del informe de búsqueda internacional	
03 Mayo 2006 (03.05.2006)			12 Mayo 2006 (12.05.2006)
Nombre y dirección postal de la Administración encargada de la		Funcionario autorizado	
búsq	ueda internacional		
	OEPM		
Nº de	e fax		Nº de teléfono

INFORME DE BÚSQUEDA INTERNACIONAL

Solicitud internacional n° PCT/ES2005/070152

		1/ 632003/ 0/0152
C (continuación).	DOCUMENTOS CONSIDERADOS RELEVANTES	
Categoría *	Documentos citados, con indicación, si procede, de las partes relevantes	Relevante para las reivindicaciones nº
Co Mu H] 20 SY FE 12 17	IANG WU ET AL: "Voltage and Frequency ontrol With Adaptive Reaction Time in ultiple-Clock-Domain Processors" IGH-PERFORMANCE COMPUTER ARCHITECTURE, 2005. HPCA-11. 11TH INTERNATIONAL YMPOSIUM ON SAN FRANCISCO, CA, USA 12-16 EB. 2005, PISCATAWAY, NJ, USA, IEEE, 2005, PISCATAWAY, NJ, USA, IEEE, 2005, XP010772276 SBN: 0-7695-2275-0 pagina 1 - pagina 4	
[6 MI ab pa pa	O 2004/084070 A (ADVANCED RISC MACH LTD GB]; UNIV MICHIGAN [US]; AUSTIN TODD ICHAEL [) 30 Septiembre 2004 (2004-09-30) ostract; figures 1,4A,4B agina 1, linea 4 - pagina 3, linea 2 agina 12,linea 21 - pagina 15,linea 16 agina 16,linea 23 - pagina 17,linea 21	
BF DE	O 00/26747 A (INTEL CORPORATION; ROWNING, CHRIS, S; BORKAR, SHEKHAR, Y; ERMER, GRE) 11 Mayo 2000 (2000-05-11) E sumen	
29	S 2004/017234 A1 (TAM SIMON M ET AL) 9 Enero 2004 (2004-01-29) sumen	

INFORME DE BÚSQUEDA INTERNACIONAL Información relativa a los miembros de familias de patentes

Solicitud internacional nº PCT/ES2005/070152

 US	 2004017234	 A1	29-01-2004	US Nin e	6415388 guno	 R1	02-07-200
WO	0026747	A	11-05-2000	AU EP JP TW	1118400 1145095 2002529806 514772	A1 T B	22-05-200 17-10-200 10-09-200 21-12-200
WO	2004084070	Α	30-09-2004	EP US US	1604281 2005246613 2005022094	A1	14-12-200 03-11-200 27-01-200
WO	2004066092	Α	05-08-2004	EP	1590726	A2	02-11-200